Kỹ thuật Vi Điều Khiển

- 0 / 0
(Tài liệu chưa được thẩm định)
Nguồn:
Người gửi: Bạch Hưng Trường
Ngày gửi: 12h:03' 27-06-2008
Dung lượng: 345.0 KB
Số lượt tải: 114
Nguồn:
Người gửi: Bạch Hưng Trường
Ngày gửi: 12h:03' 27-06-2008
Dung lượng: 345.0 KB
Số lượt tải: 114
Số lượt thích:
0 người
Kỹ THUậT VI ĐIềU KHIểN
TRƯờng ĐH SPKT hưng yên Kỹ thuật Vi điều khiển
GV: Bạch Hưng Trường
Chương 1: Kiến trúc hệ Vi xử lý
H×nh1.1. Kh¸i qu¸t chung vÒ hÖ VXL
INPUT
OUTPUT
Interface
Interface
Program Memory
Data Memory
CU
ALU
Registers
PC
IR
TRƯờng ĐH SPKT hưng yên Kỹ thuật Vi điều khiển
GV: Bạch Hưng Trường
CPU
Read
Clock
Hình 1.2. Hoạt động của Bus cho chu kỳ tìm nạp lệnh
TRƯờng ĐH SPKT hưng yên Kỹ thuật Vi điều khiển
GV: Bạch Hưng Trường
GIảI
Mã
ĐịA
CHỉ
HàNG
TG 0,0
TG 0,2n-1
TG 2m-1,
2n-1
TG 2m-1,
0
GIảI Mã ĐịA CHỉ CộT
(W/R)
Data Bus
N bit
Chọn hàng đầu tiên
Chọn hàng cuối cùng
Chọn cột cuối
Chọn cột đầu
Hình1.3 : Quản lý bộ nhớ của hệ vi xử lý
Kênh dữ liệu 4 bit
Hình1.4 : Bộ nhớ ROM đơn giản 4 thanh ghi 4 bit
Kênh địa chỉ 2 bit
Thiết kế bộ nhớ ROM với 8 thanh ghi, mỗi thanh ghi dài 8 bit .Nội dung của các thanh ghi được thể hiện như trong bảng dưới đây:
§ång thêi x¸c ®Þnh ®Þa chØ cho tõng thanh ghi theo thiÕt kÕ phÇn cøng.
Bµi tËp :
Hình 1.6 : Một bit nhớ của EPROM bằng MOSFET có cực cửa cách ly
B¶ng 1.1. Chøc n¨ng c¸c tÝn hiÖu c¬ b¶n cña EPROM 2764
CPU
ROM
RAM
I/O
D
A
T
E
N
B
U
S
8 Bit
A
D
R
E
S
S
B
U
S
16
Bit
Hình 1.3. Cấu trúc kênh chung của hệ thống VXL
TRƯờng ĐH SPKT hưng yên Kỹ thuật Vi điều khiển
GV: Bạch Hưng Trường
TRƯờng ĐH SPKT hưng yên Kỹ thuật Vi điều khiển
GV: Bạch Hưng Trường
Chương 1: Kiến trúc hệ Vi xử lý
H×nh1.1. Kh¸i qu¸t chung vÒ hÖ VXL
INPUT
OUTPUT
Interface
Interface
Program Memory
Data Memory
CU
ALU
Registers
PC
IR
TRƯờng ĐH SPKT hưng yên Kỹ thuật Vi điều khiển
GV: Bạch Hưng Trường
CPU
Read
Clock
Hình 1.2. Hoạt động của Bus cho chu kỳ tìm nạp lệnh
TRƯờng ĐH SPKT hưng yên Kỹ thuật Vi điều khiển
GV: Bạch Hưng Trường
GIảI
Mã
ĐịA
CHỉ
HàNG
TG 0,0
TG 0,2n-1
TG 2m-1,
2n-1
TG 2m-1,
0
GIảI Mã ĐịA CHỉ CộT
(W/R)
Data Bus
N bit
Chọn hàng đầu tiên
Chọn hàng cuối cùng
Chọn cột cuối
Chọn cột đầu
Hình1.3 : Quản lý bộ nhớ của hệ vi xử lý
Kênh dữ liệu 4 bit
Hình1.4 : Bộ nhớ ROM đơn giản 4 thanh ghi 4 bit
Kênh địa chỉ 2 bit
Thiết kế bộ nhớ ROM với 8 thanh ghi, mỗi thanh ghi dài 8 bit .Nội dung của các thanh ghi được thể hiện như trong bảng dưới đây:
§ång thêi x¸c ®Þnh ®Þa chØ cho tõng thanh ghi theo thiÕt kÕ phÇn cøng.
Bµi tËp :
Hình 1.6 : Một bit nhớ của EPROM bằng MOSFET có cực cửa cách ly
B¶ng 1.1. Chøc n¨ng c¸c tÝn hiÖu c¬ b¶n cña EPROM 2764
CPU
ROM
RAM
I/O
D
A
T
E
N
B
U
S
8 Bit
A
D
R
E
S
S
B
U
S
16
Bit
Hình 1.3. Cấu trúc kênh chung của hệ thống VXL
TRƯờng ĐH SPKT hưng yên Kỹ thuật Vi điều khiển
GV: Bạch Hưng Trường
 








Các ý kiến mới nhất